/*
 Автор: Швейкин Евгений Юрьевич


 Функциональное описание:

*/
`timescale 1ns / 10ps
//    ********************** НАЧАЛО МОДУЛЯ *********************************************************
module mod_dac_ctrl
    (   input  logic            reset_n,
        input  logic            clk_i,
        
        output logic [7:0]      r,
        output logic [7:0]      g,
        output logic [7:0]      b,
        
        output logic            clk_o,
        output logic            blank_n,
        output logic            hs,
        output logic            vs,
        output logic            sync_n
        
    );

//    ********************* КОНСТАНТЫ **************************************************************

  
//    ********************* СОЗДАНИЕ И ОПИСАНИЕ ПЕРЕМЕННЫХ *****************************************
 

    logic           vlsync;
    logic           vrsync;
    logic           vhsync;    
    
//  ********************* БЛОК НЕПРЕРЫВНЫХ НАЗНАЧЕНИЙ ASSIGN ***************************************

assign clk_o  = clk_i;
//  ********************* ПОДКЛЮЧЕНИЕ МОДУЛЕЙ ******************************************************
   
    
//  ********************* ОПИСАНИЕ ПРОЦЕССОВ *******************************************************

    always_ff @(posedge clk_i)
    begin
        blank_n <= 1'b1;
        sync_n  <= 1'b1;
        
        hs      <= 1'b1;
        vs      <= 1'b1;
        
        r       <= 8'd0;
        g       <= 8'd0;
        b       <= 8'd0;

    end
        
 endmodule